Control por rechazo activo de perturbaciones de un inversor multinivel monofásico de capacitores flotantes implementado en FPGA.

Resumen

En este seminario se presentará un panorama general acerca de los inversores multinivel, con énfasis en la topología de capacitores flotantes. Se abordará el problema de desarrollar un controlador de seguimiento de la salida de voltaje del inversor, que sea robusto a perturbaciones de corriente provocados por los cambios de carga que se conectan al inversor. El controlador está basado en la técnica denominada Control de Rechazo Activo de Perturbaciones y su implementación digital se realizará en un Arreglo de Compuertas Programables en Campo (FPGA). Se explicará la metodología empleada en el diseño del controlador, así como los resultados de simulación del mismo. Por último, se mostrará el proceso de construcción de la plataforma experimental y se mostrarán algunos de los resultados experimentales de la operación del inversor en lazo abierto.

 

Palabras clave:Inversores multinivel, ADRC, Convertidor multinivel de capacitores flotantes, Precarga, FPGA.

Jorge Luis Barahona Avalos estudió la licenciatura en Electrónica y la maestría en ciencias de la electrónica, opción automatización, en la Benemérita Universidad Autónoma de Puebla. Obtuvo el grado de Doctor en Electrónica, opción sistemas inteligentes aplicados en la Universidad Tecnológica de la Mixteca. Está adscrito al Instituto de Electrónica y Mecatrónica de la UTM, del cual funge como director. Es miembro del Cuerpo Académico Automatización y Control de Sistemas Mecatrónicos (UTMIX-CA-24) el cual está reconocido como CA consolidado por parte de PRODEP-SEP. Sus intereses de investigación incluyen el análisis y control de sistemas lineales y no lineales con un enfoque en convertidores electrónicos de potencia y motores eléctricos.